⑩日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭63-305529

@Int,Cl,4		識別記号	庁内整理番号		④公開	昭和63年(198	8)12月13日
	21/84 21/20 21/316		7739-5F 7739-5F 6708-5F				
	21/76 27/00 27/04 29/72	3 0 1	D-7131-5F D-8122-5F 7514-5F				
	29/78 29/78	3 1 1	8526-5F F-8422-5F	審査請求	未請求	発明の数 2	(全1頁)

◎発明の名称 基板およびその製造方法

②特 願 昭62-140037

ூ出 願 昭62(1987)6月5日

⑦発明者有田睦信神奈川県厚木市森の里若宮3番1号日本電信電話株式会 社厚木電気通信研究所内⑦発明者門勇一神奈川県厚木市森の甲若宮3番1号日本電信電話株式会

砂発 明 者 門 勇 一 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 社厚木電気通信研究所内

①出 顋 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

②代理人 弁理士山川 政樹 外1名

明 補 音

1. 発明の名称

基板およびその製造方法

- 2. 特許請求の範囲
- (1) 単結晶 Si 上に格子定数が故 Si と一致する 単結晶絶縁膜を有することを特徴とする悲极。
- (2) 単結品絶縁膜は、ST_XSi_{1-X}O膜, Ca_XSi_{1-X}O膜, Z_{T_X}Si_{1-X}O膜, M9_XSi_{1-X}O膜, Pb_XSi_{1-X}O膜, Ce_XSiyO_Z膜のいずれかを少なくとも1つ含むことを特徴とする特許請求の範囲第1項配収の基板。
- (3) 単結晶絶験膜は、Sr_XGeyO₂膜, Ca_XGeyO₂膜, Zr_XGeyO₂膜, Mf_XGeyO₂膜, Pb_XGeyO₂膜, Cc_XGeyO₂膜のいずれかを少なくとも1つ含むことを特徴とする特許請求の範囲第1項記載の基板。
- (4) 単結晶絶線膜は、Sr_XBa_{1-X}O膜 , Ca_XBa_{1-X}O膜 , Zr_XBa_{1-X}O膜 , M_P_XBa_{1-X}O 関 , Pb_XBa_{1-X}O膜 , Ce_XBa_YO_Z膜 のいずれ かを少なくとも1つ含むことを特徴とする特許調

水の範囲第1項記収の基板。

- (5) 単結晶 SI 上に格子定数が酸 Si と一致する 単結晶絶縁膜をヘテロエピタキシャル成長させる ことを特徴とする基板の製造方法。
- 3. 発明の辞細な説明

〔 産業上の利用分野〕

本発明は半導体デバイスに用いる基板(ウエハ) およびその製造方法に関し、特にSi上の SOI (Silicon on Insulator)構造を利用した デバイスや LSI , 3次元LSI 等の製作におい て、単結晶絶激膜およびこの上にヘテロエピタキ シャル成長する元潔半導体(Si,Go等), 化合 物半導体,混晶半導体,金属等の単結晶薄膜の高 品質化技術に関するものである。

〔従来の技術〕

Si上に MBE (Molecular Beam Epitaxy) または CVD法 による絶縁性単結晶薄膜のヘテロ エピタキシーは、 SOI デバイスや SOI を用い た LSI 、 3 次元 LSI 等、次世代の大面祭 、 高 性能 、多機能 LSI 化 を図る要素技術として、多 くの研究機関で研究が進められている。

また、その他の方法として、 \$102 上 に 準積した非晶質 8 i 層を低温で横方向に固相成長させる方法がある。 この方法は、低温(約500 で程度)で単結晶化が可能となる 長所があるが、 横方向関相成長距離が短く、 大面積高品質の結晶 成長が困難であり、 ブロセス 設計の自由度が小さいという

正力が結晶の臨界せん断応力を越えると転位が発生する。この応力の値は理論的には Si の場合、約10¹¹ dyn/cm² であり、かなり高い値である。しかしながら、 Si 中に転位を含んでいたり、高温になるほど結晶の臨界せん断応力は小さくなる傾向を持つている。また、成長温度が高い場合には、熱膨股係数の選により転位が発生し易くなる傾向を持つている。

しかしなから、成長温度を低温に保つことにより、機能股係数差による転位発生は、契限には格子不整合等のトリガーがなければ問題でなくなる。 成長温度の低温化に関しては、超高真空技術および蒸溜物質の励起法として波長可変の光照射, 加速イオン等の利用により低温化が可能となつている。

従つて、最終的に残る本質的なフィティング定 数は格子定数となると考えられる。特に、格子定 数の差が等でない場合、ヘテロ界面ではエッジ転 位,健換型原子,転位ループ,空孔集合体等の結 晶欠陥等は容易に発生し、海い高品質ヘテロエピ 間狙がある。

一方、ヘテロエピタキシャル成長法は、低温成長(約800℃以下) , 高品質化および大面積化が可能である等の利点を有している。しかしながら、この方法は、選定材料の物性定数によつて、成長した紙の結晶品質が大幅に異なつてくる。

一般に、単結晶総裁海膜上にヘテロエピタキシャル取扱した Si 結晶の品質は、下地の絶縁材料の結晶品質に強く影響される。

そして、Si 上にヘテロエピタキシャル成長する髙品質能数溶版材料の主たる具備条件としては、以下のことがあげられる。即ち、Si との格子不能合率が等であること、Si の結晶構造と一致していること、熱能低係数がSi のそれに近いこと、微点が高いこと、膀胱率が小さいこと、化学量論的組成が得やすいことなどである。これらの中でも、結晶構造が立方晶であること、格子不整合率が等であること、熱膨脹係数がSiに近いこと等は最も重要な条件である。

一般に、ヘテロ系の熱膨脹係数の差に起因する

脳の形成はできない。

今日迄、ヘテロエピタキシャル成長法により81 上に堆設された絶敵材料としては、BP(例えば M. Takigawa, M. Hirayama, and K. aho no, Jpn.J.Appl. Phys., 13,411 < 19 74>), MfO . AL2 Os (M. Ihara, et al , J. Electrochem . Soc . , 1 29 , 2569 < 19 82>), CaF: (H.Ishiwars and T.Asa no, Appl.Phys. Lett. 40,66<1982>), BaF2 \$10 SrF2 (H. Ishiwara and T. A sano, Mat. Res. Soc. Symp. Proc. Vol. 25 <1984>), YSZ ($(ZrO_1)\times(Y_1O_1)_{1-x}$) (H.M. Manasevit, I. Golecki, L.A. Mondy, J.J. Yang and J.E. Mee, J.El ectrochem. Soc., 130, 1752 <1983>) 等がある。しかし、これらは全て、Si との格子 不盛合単は等でない。また、今までに発表されて いる周期律級』a族の元素の弗化物(CaFz, Ba F₂ , SrF₃) の温晶では Si との 格子不整合率 を客にするととは原理的に不可能である。

[発明が解決しよりとする問題点]

とのように、今までの技術は、格子不整合率を 認めたまま、ヘテロエピタキシャル放長温度とか 成長速度の根適化により単結晶絶縁薄膜の高品質 化が図られてきた。また、単結晶絶縁膜上の S1 権の高品質化は、Si のパッフア間の導入(即ち、 絶縁膜上のヘテロエピタキシャル層成長前に、予 め固相成長によるSi M を形成する方法,例えば M・Ishida, et al. JJAP Letter, 20, 1541 <1981>) により、Si Mの高品質化を 図つてきた。

しかしながら、 Si と格子不整合率が等でない 場合、外面近傍でエッジ転位、遺換型原子、転位 ループ、空孔集合体等の結晶欠陥等を発生する。 そのため、昇面から原子のオーダーの厚みで急峻 かつ高品質なヘテロ昇面を必要とするデバイスは できなかつた。また、ヘテロエピタキシャルの厚 みとして、数十μm 程度成長させないと、高品質 の Si 層が得られないという問題があつた。

本発明はこのような問題点を解決するためにな

〔奥施例〕

以下、実施例と共に本発明を詳細に説明する。 実施例1.

Si/SrxBal-x O/Si 構造の例:

P形(100) または(111), 比抵抗20Ωー cmのS1 港板を通常の洗浄液、即ち、H2O2とH2 SO4を1:4の体が比で配合した栽ٔ沸液で15分 洗浄し、純水で洗浄する。続いて、H2O2とHCとを1:4の体徴比で混合した煮沸液で15分洗浄する。その後、純水で洗浄した後、50多HFと純水を1:100 の混合した液でSi 表面の酸化物を除去する。その後、H2O2とH2SO4を1:4の体积比で混合した栽沸液に試料を約10分ディンプした後、純水洗浄し、乾燥させる。

との試料を分子級蒸剤装置に導入し、背圧 5 × 10⁻¹⁰ Torr の 超高真空蒸着装置中で、試料温度 850℃ に加熱し、 81 表面の低級酸化物を蒸発させ、 81の消浄表面を出す。続いて、 8rO(融点: 2454℃) と BaO(融点: 1923℃) をそれぞれ独立に関力制御可能な二つの似子銃により、

[問題点を解決するための手段]

本発明に保る拡板は、単結晶 Si 上に格子定数 が該 Si と一致する単結晶絶線膜を有することを 特徴とするものである。

また、本発明に係る基板の製造方法は、単結晶 8i上に格子定数が該 Si と一致する単結晶絶様 膜をヘテロエピタキシャル成長させることを特徴 とするものである。

〔作 用〕

したがつて、本乳明においては、Si 上へのへ テロエピタキシャル成長法による立方品構造を有 する単結品弛級膜の格子定数をSi のそれと完全 に 2 次元的に一致させることができ、これにより Si 上におい高品質の単結晶絶縁膜を形成するこ とができる。

SrO と BaO の組成がそれぞれ 24% 、76% の比率で認ざり合うように蒸着する。 搭板温度は 800 で SrO と BaO の 蒸効速度をそれぞれ 2.4 Å / SEC 、 7.6 Å / SEC の 比率に x なるよう に 蒸焙 電力の 制御を行つた。 このとき、 成長した 膜の AES 分析を行つた 結果、 組成と蒸焙 速度 と は 及 く 対応している。 次いで、 同一 東空チャンパ 内に 更に $Sr_X Ba_{1-X}$ の 膜の へテロエピタキシャル 成長が 終了後、 この上に Si 僧を 堆積するため、 基板温度 650 で、 蒸焙速度 1 Å / SEC で Si の x アエピタキシャル 成長を行つた。

このようにして形成した Srx Bai-x O 膜から 成る単結晶絶線膜 および その上の Si の結晶性評価を He + の 後方散乱法を用いて評価した結果、結晶軸方向に対する アライン 信号とランダム 信号との強度比は単結晶絶縁膜, Si 共に 0.03 以下となり、バルク並みの高品質単結晶絶縁膜と Si 膜が得られた。 これらの結果から、外に単結晶絶級膜上に成長するものは Si だけでなく、他の材

科、例えば、化合物半海体や金属単結晶でも可能 であることは容易に類推できる。

このよりに、本発明によるときは、 Si 拡板上に該Si と格子定数の一致する単結晶絶縁膜を放
ほさせることにより、そのSi との格子不整合率
を零にすることができ、高品質の単結晶絶縁膜を
よびSi 膜を得ることができる。

すなわち、従来より提案されている Si 上への ヘテロエピタキシャル成長による絶縁性薄膜 (例 えば、BP, M90・A Le Os, CaFz, YSZ等) は、一応単結晶にはなつているが、その結晶性は 十分なものではなく、転位密度として評価出来ない程度の低品質結晶であつた。これらの材料は全て、格子定数は Si と一致しておらず、格子不整合率は 始小 O.6 多から 東大 47.7 まである。 また、 絶談性 群族とこの上の Si 脳との 弁面には 多くの Si の未結合手があり、ミスフィット 転位が入っていた。 これに対して、本路明のものは、 Si と 化子定数を完全に一致させ、 酸化物化合物または 混晶の絶級性材料をヘテロエピタキシャル放長さ

園期律表の11 a 族の Ca と M 9 の 飲化物と B a または B a の 飲化物との 混晶も 蒸 海 速 度 以外 は 実 施 例 1 と 同じ方法を 用い、 B i と格子不整合率を 容 に することができる。 蒸 着 速 度 に 関 する 条 件 は 以下 に 示す 通りである。 C a x B a 1-x 0 膜 の 時 の C a O と B a または B a O の 蒸 着 速 度 は 1.3 Å / S E C に、 M 9 x B a 1-x 0 版 の 時 の M 9 O と B a また は B a O の 蒸 着 速 度 は 0.7 Å / S E C 、 9.3 Å / S E C で あつ た。 実 施 例 5.

セリウム元素(Ce)の酸化物と Si, Ba, Ge

せるととにより、ミスフイツトに起因する転位を 完全に無くすることができる。

実施例 2. 期期 4 表の B a 族の S r , C a および M 9 の 限化物と Si または SiO との 温晶も 蒸剤 選 E 以外は 実施例 1 と同じ方法を用い、 Si と 格子不 監合事を特にすることができる。 蒸剤 選 E に 阪 する 条件は以下に示す 辿りである。 S r x S i i - x O 膜 の場合、 S r O と SiO または Si の 蒸 程 速 設 は それぞれ B 5 Å / S E C , 1.5 Å / S E C 、また、 C a x S i i - x O 膜 の 時の C a O と SiO または Si との 深 別 速 E は それぞれ 7.3 Å / S E C , 2.7 Å / S E C 、また、 M 9 x S i 1 - x O 膜 の 時の M 9 O と SiO または Si との 素 別 速 E は それぞれ 5.8 Å / S E C 、4.2 Å / S E C であつた。

爽旃例 3.

周期律表のfla族のSr,Ca および Ms の限 化物と Ge または Ge 慢化物との協品も然所速度 以外は実施例1と同じ方法を用い、Si と格子不 整合率を等にすることができる。蒸煮速度に関す

またはSi,Ba,Ge の酸化物との温晶も 蒸着速 度以外は実施例1と同じ方法を用い、Si と格子 不整合事を等にすることができる。蒸着速度に関 する条件は以下に示す通りである。即ち、(CeO2)x (SiO)i-x 膜の時の CeO2 と SiO の蒸着速度 はそれぞれ 9.9 Å/SEC, 0.1 Å/SEC に、 <Ce O2>x <BaO> i-x 膜の時の CeO2 と BaO の蒸 治速度はそれぞれ 8.1 Å/SEC, 1.9 Å/SEC に、 また、<CeO2>x <GeO>i-x 膜の時の CeO2 と GeO の蒸煮速度はそれぞれ 9.1 Å/SEC, 0.9 Å/SEC であつた。

实施例 6.

鉛元潔 (Pb) の酸化物と Si, Ba, Ge または Si, Ba, Ge の 酸化物との混晶も深渇速度以外は契施例 1 と同じ方法を用い、 Si と格子不整合率を等にすることができる。 蒸溜速度に関する条件は以下に示す通りである。 即ち、 $(Pb_2 \ O)_X$ $(Si\ O)_{1-X}$ 膜の時の $Pb_2\ O$ と $Si\ O$ の蒸箱速度はそれぞれ $9.7\ A/SEC$, $0.3\ A/SEC$ に、

(Pb: 0)x (Ba0)1-x 膜の時は Pb: 0 と Ba0

の蒸溜速度はそれぞれ $6.4\,\mathring{\text{A}}/\text{SEC}$, $3.6\,\mathring{\text{A}}/\text{SEC}$ 、 $(\text{Pb}_2\,\text{O})_{\text{X}}\,(\text{GeO})_{1-\text{X}}$ 膜 の時の Pb $_2\,\text{O}$ と GeO の蒸溜速度はそれぞれ $8.1\,\mathring{\text{A}}/\text{SEC}$, $1.9\,\mathring{\text{A}}/\text{SEC}$ であつた。

奖施例7.

ジルコニウム元素(2r)の酸化物と Si,Ba,Ge 支柱は Si,Ba,Ge の酸化物との供品も蒸 滑速度以外は実施例1と同じ方法を用い、 Si と 格子不整合率を等にすることができる。 蒸溜速度 に関する条件は以下に示す通りである。

 $Zr_XSl_{1-X}O$ 腰の時の ZrO と Si または S1O の蒸溜速度はそれぞれ 6.8 \mathring{A}/SEC , 3.2 \mathring{A}/SEC 、 $Zr_XBa_{1-X}O$ 膜の時の ZrO と Ba または Zr と BaO の 蒸溜速度はそれぞれ 1.0 \mathring{A}/SEC , 9 \mathring{A}/SEC , $(ZrO)_X(GeO)_{1-X}$ 膜の時の ZrO と Ge または Zr と GeO 蒸溜速度はそれぞれ 2.1 \mathring{A}/SEC , 7.9 \mathring{A}/SEC であつた。

突施例 8.

第1図は本発明を放化物ゲートの電界効果トラ

コンである。10は ALゲート電極、11はソースAL電板、12はドレインAL電板である。

との実施例による世界効果トランジスタは、81 基板1上にそれと格子定数の一致する単結晶絶縁酸から成る双長層2を有する 801 構造を用いており、その成長層2つまり単結晶の絶録性移腹の存在により、寄生 PNP トランジスタが形成されない。また、従来のパルク M08 トランジスタで間組となつているラッチアップ現象が生じない利点を有する。その他、8i 層3 内に転位が発生しないため、ドレインと基板間リーク電低が少なくなり、高級積化が可能となり、デバイスの高性能化が図れる等の利点を有する。

突施例 9.

第2図は本発明を完全分離バイポーラトランジスタに適用したときの実施例を示す構造断面図である。第2図において、21はP型さたはN型の(111)面の Si 基板であり、この基板21上には、上記実施例1ないし7迄に記載した方法により単結晶絶縁膜から成る成長層22を成長させる。

ンジスタに適用したときの実施例を示す構造断面 凶である。问図において、1は抵抗率 20Ω-cm の Si(100) 面 の P 型 Si 半導体指板、 2 はこ の基板1上に上記実施例1-7迄に記収した方法 により成長させた単結晶絶縁膜から成る成長層で ある。 3 はこの瓜長周 2 上に連続して、同一チャ ンパ内で MBE (Molecular Beam Epitaxy) 法より、基板塩度650℃で Bi を蒸溜速度5 A/ scc で約1 μm ヘテロエピタキシャル 収長させ た Si 層であり、この Si 層 3 内の 結晶品質に関 しては、下地の絶縁材料の Si との格子不整合率 が寄であるため、格子不整合に起因する転位の発 生がなくなる点である。 4は800℃ で、SiHiC4 と N±O ガスを用い、圧力 0.5 Torr で放圧 CVD 法で形成した案子間分離用 CVD SiO2 である。 5 は通常の方法で形成した 0.2 μm の Si熟酸化 膜、6は厚み 100 A のゲート熱酸化膜、 7 およ ぴ8はそれぞれ 🗛 のイオン在入法で形成したソ ース領域およびドレイン領域である。9は通常の 方法の CVD 法により形成したゲート用ポリシリ

次いで、波圧 CVD法を用い、圧力 0.5 Torr で SiH, の熱分解時に、An または猫を約2×10¹⁹ ou⁻⁹ 役度 S1 中に含むように As Ha または PHs を混在させ、400℃ で 0.2 mm 成長させた後、 550℃、120分、鈕梁中で SPE (Solid Pha ae Epitaxy)を行い、単結晶化を図る。との 版が符号23で示すコレクター埋め込み版である。 次いで、この旨23の上に被圧 CVD 法 により、 SiH の 熱分解法により、コレクター層 とたる N型Siエピタキシャル層24を比抵抗1Ω-m になるように PH1 を旅加し、形成する。その厚 みは約1 Am である。次に、#分離を行なりため、 符号25で示す部分離飯娘をリアクティブイオン エッテング(RIE) 法により、Sica ガスを用 い、 5Pa の圧力で、電力 0.3 W/om2 で SI の異 方性エンテングを行う。その後、減圧 CVD 法 に 19, 850C, 1 Torr T Sills CL: & N. O. # スとの分解反応を用いることにより Si 惚化膜を 形成する。この農學は約1 μm 形成し、約0.5 μm 形成し、約0.5 μm 幅の Si のトレンチ(第2図

の25)を充填する。また、コレクターとペース 領域の分離のための海(第2図の36)もトレン チ25と同様に元以し、形成はする。23は51 酸 化膜である。27はペース領域で、通常のイオン 注入法により形成した。28はエミッター領域で あり、コン29から拡散法により形成した。30は ペースコンダクトのたが成した。30は ペースコンダクトのかがロンド極の横ドープ コン、31はである。32はペースは上で、 33はエミッター 別コンとである。32はペースは ボリコンとのが出し、 10点によるのがありますが ボリコンとのがよいにより形成の横ドープ ボリコンとのがよいによるの がりコンとのがよいによりである。 31はである。34はコレクター 単極である。 35はコレクター 補償拡致領域である。

しかして、本実施例のパイポーラトランジスタ によると、そのパイポーラ 東子が完全原賃体分離 になつているため、分離容量が少なくなり、 高集 後化が図れると共に、隔耐圧, 低消費進力のパイ ポーラデパイズの高速化が図れる等の利点を奨す る。

[発明の効果]

4. 図面の簡単な説明

第1図は本発明を酸化物グート型電界効果トランジスタに適用したときの一実施例を示す構造断 面図、第2図は本発明を完全分離パイポーラトランジスタに適用したときの他の実施例を示す構造 断面図である。


1、21・・・Si 基板、2、22・・・
単結晶絶縁膜から成る成長層、3・・・単結晶
の Si 順、4・・・案子分離用 CVD Si O、
5・・・Si 熱似化膜、6・・・ゲート酸化
膜、7・・・ソース領域、8・・・ドレイン
領域、9・・・ゲート間ボリシリコン、1 G・
・・AL ゲート電極、11・・・ソース AL
電極、12・・・ドレインAL 電極、23・・
・・コレクター埋め込み層、24・・・N型Si
エピタキシャル脳、25・・・勝分離領域、
28・・・Si 酸化膜、27・・・ペース領
域、28・・・エミッタ領域、23・・・
As 添加多結晶シリコン、30・・・・ボロンド
ーブボリシリコン、31・・・ゲーブボリシ


また、本発明は、他のレーザー照射再結晶化法 や固相成長法に比べ、ヘテロエピタキシャル法に よつて形成しているため、高品質 Si 層の大面積 化が可能であり、低コスト化が図れる等のすぐれ た効果がある。

リコン、32・・・ペース用 AL 電極、33・・・・エミンタ用 AL 電極、34・・・コレクターAL 単極、35・・・コレクター補償拡散 低坡。

> 特許出願人 日本電信電話株式会社 代 理 人 山 川 政 樹(ほか1名)

特開昭63-305529(7)





-151-

THIS PAGE BLANK (USPTO)